🧩 一、问题背景：为什么需要 FENCE？

在现代 CPU（包括 RISC-V）中，指令执行顺序 ≠ 实际内存访问顺序。

CPU 为了加速性能，会使用：

这些优化可能导致：

指令 A 写入内存的结果，还没真正被“看见”，下一条指令 B 就已经读取或发出新的内存访问了。

在单核程序里通常没问题，因为程序员看到的是逻辑顺序。但在多核/多线程/外设交互的场景中，这就可能导致严重的错误（因为别的核看到的顺序不一样）。

🧱 二、FENCE 的作用：强制内存访问顺序

FENCE（内存栅栏）就是用来告诉 CPU：

“在执行完我（FENCE）之前，不要让我之前的内存操作，跑到我后面的操作之后去执行（或被外部设备看到）。”

换句话说：

31         28 27 26 25 24 23 22 21 20 19 ... 15 14 12 11 7 6   0
fm   pred succ rs1 funct3 rd opcode

简单理解：

text

FENCE pred, succ

意思是：

确保 “pred 类型的访问” 在 “succ 类型的访问” 之前完成。

例如：

assembly

FENCE RW, RW

意思是：

保证所有的读（R）和写（W）操作都按程序顺序执行。

assembly

# 向设备寄存器写命令
sw  a0, 0(x0)      # 写入命令值
fence  ow, ow      # 确保前面的输出完成后再进行新的输出
sw  a1, 4(x0)      # 启动设备

解释：

FENCE 不会：

它只是 约束 CPU 自身和内存系统的可见顺序。换句话说，它是逻辑上的屏障，不是物理同步信号。

FENCE 是 RISC-V 内存一致性模型（Memory Consistency Model） 的一部分。这一模型在官方文档第 17 章（或 Volume I, Section 17）有精确定义。

RISC-V 采用一种 弱一致模型（Relaxed Model）：

默认允许乱序执行，但可以用 FENCE 来加强顺序约束。

FENCE = 告诉 CPU “先干完前面的事，再开始后面的事”。 它确保多核、多线程或外设访问时的可见顺序一致。